디지털시스템실험 - 4Bit Adder,Subtractor를 설계

디지털시스템실험 - 4Bit Adder,Subtractor를 설계

디지털시스템실험 - 4Bit Adde.hwp

해당 자료는 해피레포트에서 유료결제 후 열람이 가능합니다.

분량 : 3 페이지 /hwp 파일

설명 : line 1 : fulladd 라는 모듈을 선언해주고 변수를 지정해 준다. line 2 : input은 in1, in2, carryin으로 한다. line 3 : output은 sum, carryout으로 한다. line 4 : 연접 연산을 우변에 사용하였으며, 1bit 자료 세 개의 합 연산 결과가 2bit로 고정되어 얻어진다. line 5 : 모듈 종료

line 1 : addsub 라는 모듈을 선언 해주고 변수를 지정해 준다. line 2 : 4비트의 in1, in2라는 이름을 가진 input을 선언한다. line 3 : sel값이 0인지 1인지에 따라 덧셈기가 될지 뺄셈기가 될지 결정이 될 것이다. sel이라는 1비트 input 변수도 선언해 준다. line 4 : output은 5비트의 s와 1비트의 cout으로 한다. s는 sum, 즉, 결과 값을 나타내고 cout은 각 1bit Full Adder에서 발생된 캐리들(가장 마지막 것은 제외)이 wire를 통해 다음 Full Adder로 넘어가는 것을 출력 값으로 보여주기 위함이다. line 6 : 다음 페이지의 그림을 살펴보면 adder와 subtractor의 차이점이 무엇인지 쉽게 알 수 있는데, subtractor는 adder와 달리 입력신호가 1과 XOR연산이 되어 들어가게 된다. (물론 후에 1이 더해짐) 코드를 보면 1bit sel신호를 4개 복제하여 in1과 ^Bit 연산을 해 준 것을 볼 수 있다.

출처 : 해피레포트 자료실